Chọn bao bì 2.5D khi bạn cần kết nối ngang rộng rãi giữa chiplet và HBM với các đường dẫn nhiệt dễ tiếp cận; chọn 3D khi mật độ dọc và diện tích nhỏ nhất có thể biện minh cho sự phức tạp khi xếp chồng. Câu hỏi thực sự không phải là cái nào tốt hơn - mà là hệ thống của bạn có thể chấp nhận những đánh đổi nào, bởi giới hạn nhiệt, khả năng sản xuất và quản lý sản lượng thường quyết định trước khi băng thông quyết định.
Những điểm nổi bật:
- 2.5D đặt các khuôn cạnh nhau và kết nối chúng thông qua các bộ trung gian silicon, cấu trúc RDL hoặc cầu nối; Các chồng 3D die theo chiều dọc bằng microbump hoặc liên kết lai - nhưng nhiều hệ thống thực tế kết hợp cả hai.
- Tích hợp HBM là trường hợp rõ ràng nhất cho 2.5D: bộ xử lý cần giao diện rộng với nhiều ngăn xếp bộ nhớ, và giữ các die công suất cao ở vị trí ngang giúp làm mát thực tế hơn nhiều.
- Xếp chồng 3D tập trung nhiệt trong thể tích nhỏ hơn, và khuôn bên trong đặt xa bề mặt làm mát hơn - điều này quan trọng hơn hầu hết các cuộc thảo luận kiến trúc giai đoạn đầu.
- Quản lý lợi suất trở nên quan trọng trong cả hai phương pháp khi số lượng chiplet tăng; sàng lọc chết trước khi tích hợp giúp giảm nguy cơ lắp ráp các lỗi tốn kém, nhưng truy cập kiểm tra sau khi kết nối trong các ngăn xếp 3D vẫn là một vấn đề khó khăn.
- Cả hai phương pháp mặc định đều có chi phí thấp hơn - các thiết bị trung gian silicon lớn thì đắt đỏ, nhưng các giải pháp liên kết 3D, làm mỏng, căn chỉnh và nhiệt lại nhanh chóng tăng chi phí.
Điều gì định nghĩa bao bì 2.5D và 3D
Bao bì 2.5D kết nối nhiều khuôn đặt cạnh nhau bằng một lớp kết nối mật độ cao bên dưới. Cách triển khai nổi tiếng nhất sử dụng bộ trung gian silicon: một cấu trúc silicon thụ động với đường dẫn kim loại mịn, truyền tín hiệu giữa các die lân cận với mật độ cao hơn nhiều so với nền hữu cơ thông thường. Các đường xuyên silicon (TSV) trong thiết bị trung gian kết nối các lớp định tuyến của nó với nền bao bì bên dưới.
Nhưng không phải gói 2.5D nào cũng dùng bộ trung gian silicon hoàn chỉnh. Bộ trung gian RDL (lớp phân phối lại) thay thế silicon bằng định tuyến polymer và đồng, đánh đổi một phần mật độ kết nối lấy chi phí thấp hơn và khả năng diện tích lớn hơn. Cầu silicon cục bộ - các dải nhỏ dày đặc được nhúng trong nền hữu cơ - chỉ cung cấp kết nối mật độ cao khi cần thiết, tránh chi phí cho một bộ trung gian đầy đủ.
Một đường tín hiệu điển hình trong bao bì 2.5D:
Die → Microbump → Interposer/RDL/Bridge → Microbump → die liền kề
Bao bì 3D xếp chồng khuôn chủ động theo chiều dọc. Các kết nối giữa các lớp liền kề có thể sử dụng microbumps (gờ hàn mịn) hoặc liên kết lai (liên kết trực tiếp từ đồng sang đồng và liên kết điện môi-điện môi mà không cần hàn). TSV có thể định tuyến tín hiệu, nguồn điện hoặc nối đất qua khuôn khi các kết nối phải đi thẳng đứng qua silicon, nhưng TSV không bắt buộc trong mọi cấu trúc 3D - một số thiết kế nối khuôn mặt đối mặt và định tuyến các kết nối ngang bên trong mỗi khuôn trước khi đến giao diện dọc.
Cấu trúc 3D đơn giản hóa:
Khuôn chủ động phía trên
Kết nối Fine-Pitch (Microbumps hoặc Hybrid Bonding)
Khuôn chủ động dưới hoặc khuôn cơ sở
Đóng gói vật liệu nền
Sự khác biệt định nghĩa là về hình học: 2.5D tích phân khuôn theo chiều ngang; 3D tích hợp chúng theo chiều dọc. Mọi thứ khác - góc kết nối, băng thông, chi phí, hành vi nhiệt - đều dựa trên đó.
Đánh đổi Hiệu suất: Băng thông, Độ trễ và Công suất
Cả hai kiến trúc đều rút ngắn đường truyền thông die-to-die so với việc định tuyến kết nối qua PCB giữa các gói riêng biệt. Đường đi ngắn giúp giảm điện dung, điện trở và cảm ứng ký sinh, điều này có thể giảm công suất I/O và cải thiện tính toàn vẹn tín hiệu.
Bộ giao tiếp 2.5D có thể hỗ trợ giao diện rất rộng. Một bộ xử lý kết nối với bốn ngăn xếp HBM có thể sử dụng giao diện 1024-bit hoặc rộng hơn cho mỗi ngăn xếp, với mỗi kết nối di chuyển vài milimét qua interposer thay vì vài centimet qua một nền. Đó là lý do gần như mọi GPU và bộ tăng tốc AI sử dụng HBM đều dựa vào tích hợp 2.5D.
Xếp chồng 3D có thể cung cấp mật độ kết nối cao hơn nữa bằng cách đặt các miếng dán liên kết ở góc nhỏ hơn và phân bố chúng trên khu vực khuôn. Khoảng cách liên kết lai dưới 10 μm đã được chứng minh trong sản xuất, cho phép hàng nghìn kết nối trong một kích thước khuôn nhỏ. Mật độ này hữu ích khi hai die cần liên kết cực kỳ chặt chẽ - chẳng hạn như xếp chồng bộ nhớ trực tiếp lên bộ xử lý hoặc chia một thiết kế logic lớn thành hai lớp tích hợp chặt chẽ.
Nhưng chỉ băng thông thôi không quyết định kiến trúc nào nên sử dụng. Tổng băng thông hệ thống phụ thuộc vào chiều rộng giao diện, tốc độ tín hiệu, hiệu suất giao thức và liệu lớp vật lý có hỗ trợ tốc độ dữ liệu yêu cầu ở công suất mục tiêu hay không. Một bộ giao tiếp 2.5D cung cấp 1000 kết nối với tốc độ vừa phải có thể cung cấp băng thông tương đương với ngăn xếp 3D cung cấp 500 kết nối với tốc độ gấp đôi - giả sử cả hai hệ thống đều có thể đóng thời gian, quản lý tính toàn vẹn tín hiệu và giữ trong giới hạn công suất.
Theo quan sát của tôi, sự khác biệt thực sự trong thực tế không phải là băng thông đỉnh mà là lượng băng thông cần thiết ở đâu. Nếu hệ thống chỉ có một giao diện chiếm ưu thế (ví dụ, bộ xử lý với HBM), 2.5D thường thắng. Nếu hệ thống cần nhiều kết nối ngắn, chặt chẽ phân bố trên một die (ví dụ, tích hợp dọc logic-to-logic), 3D sẽ trở nên hấp dẫn hơn.
Hiệu quả công suất cải thiện khi kết nối ngắn hơn, nhưng tổng công suất hệ thống lại do chính các die chi phối, không phải gói sản phẩm. Tôi đã thấy các trường hợp các đội dự đoán việc xếp chồng 3D sẽ cắt điện năng đáng kể, nhưng phát hiện ra rằng trong khi năng lượng I/O giảm, điện trở nhiệt tăng lại buộc tần số hoạt động thấp hơn, làm giảm phần nào lợi ích.
Quản lý nhiệt: Nơi bao bì 3D trở nên khó khăn
Hành vi nhiệt là sự khác biệt quan trọng nhất giữa bao bì 2.5D và 3D, và thường bị đánh giá thấp trong các kế hoạch kiến trúc ban đầu.
Trong bố trí 2.5D, mỗi khuôn thường có đường đi trực tiếp đến bộ tản nhiệt hoặc giải pháp làm mát. Các khuôn công suất cao có thể được đặt để giảm thiểu tương tác nhiệt, và nhiệt không cần phải đi qua một khuôn chủ động khác trước khi đến giao diện làm mát. Các điểm nóng vẫn tồn tại, và các khuôn lân cận có thể liên kết nhiệt qua chất trung gian hoặc nền, nhưng vấn đề nhiệt vẫn có thể kiểm soát được bằng cách làm mát thông thường.
Xếp chồng 3D thay đổi vấn đề. Nhiệt sinh ra trong khuôn dưới phải đi qua các lớp liên kết, cấu trúc liên kết, và đôi khi cả khuôn trên trước khi đến bộ tản nhiệt. Khuôn xếp chồng cũng tập trung mật độ công suất trong thể tích nhỏ hơn. Nếu cả hai die đều tiêu thụ điện năng đáng kể, stack có thể tạo ra nút thắt nhiệt hạn chế tần số hoạt động hoặc đòi hỏi làm mát mạnh hơn so với phần còn lại của hệ thống.
Đây không phải là vấn đề lý thuyết. Trong các dự án mà chúng tôi đánh giá xếp chồng 3D cho logic công suất cao, mô phỏng nhiệt cho thấy nhiệt độ nối tăng 15-25°C so với mức tương đương 2.5D dưới cùng một giải pháp làm mát, buộc phải có thiết kế nhiệt đắt hơn hoặc hiệu suất thấp hơn.
Một cách giảm thiểu là xếp chồng không đối xứng: đặt một xúc xắc công suất cao cạnh một xúc xắc công suất thấp (như bộ nhớ hoặc logic I/O) để chồng không tập trung nhiệt. Một cách tiếp cận khác là sử dụng hệ thống truyền điện phía sau hoặc làm mát qua silicon, nhưng cả hai đều làm tăng chi phí và độ phức tạp.
Giới hạn nhiệt thường quyết định liệu xếp chồng 3D có khả thi trước khi băng thông hoặc chi phí được đưa vào thảo luận.
Sản xuất, Hiệu suất và Khuôn đã biết chất lượng
Sản xuất bộ trung gian 2.5D rất tốn kém. Các bộ trung gian silicon lớn cần các nhà máy chuyên dụng, và các lỗi trong bộ trung gian có thể khiến cả bộ phận không thể sử dụng được. Bộ interposer RDL giảm chi phí nhưng hy sinh mật độ kết nối. Cầu silicon - những mảnh nhỏ, cục bộ của các đường dẫn dày đặc được nhúng trong nền hữu cơ - cung cấp điểm trung gian bằng cách giới hạn diện tích silicon ở những vùng cần thiết.
Bao bì 3D bổ sung các quy trình tích hợp theo chiều dọc: làm mỏng khuôn (thường đến 50 μm hoặc ít hơn), căn chỉnh tinh tế (dưới micron trong một số trường hợp), và kết dính. Kết dính lai đòi hỏi bề mặt cực kỳ sạch sẽ, phẳng và kiểm soát nhiệt độ chính xác. Xếp chồng dựa trên microbump dễ dàng hơn nhưng vẫn đòi hỏi kiểm soát quy trình chặt chẽ.
Lợi suất là một bài toán hệ số nhân. Nếu bạn tích hợp bốn khuôn die, mỗi khuôn có hiệu suất 95%, tổng sản lượng bao bì chưa sàng khuôn tốt (KGD) khoảng 0,95^4 ≈ 81%. Khi số lượng chiplet tăng hoặc chi phí chip tăng, việc kiểm thử sẽ kết thúc trước khi tích hợp trở nên thiết yếu.
Khuôn đã biết là khuôn được kiểm tra ở cấp độ wafer (hoặc sau khi tách đơn) và xác nhận đáp ứng các thông số điện trước khi lắp ráp vào gói. Sàng lọc KGD cải thiện sản lượng ở cấp gói, nhưng không miễn phí: nó đòi hỏi truy cập đầu dò, thời gian kiểm tra, xử lý và hạ tầng phân loại dữ liệu.
Việc xếp chồng 3D làm việc kiểm tra phức tạp hơn nữa. Khi các khuôn đã được liên kết, các giao diện nội bộ có thể trở nên không thể truy cập. Kiểm tra trước liên kết phát hiện hầu hết các khuyết tật, nhưng vẫn có thể xảy ra các lỗi sau liên kết - do lỗi liên kết, vấn đề kết nối hoặc tương tác giữa các die. Tự kiểm tra tích hợp (BIST), chuỗi quét và cơ chế truy cập kiểm thử trở nên quan trọng hơn khi mật độ tích hợp tăng lên.
Từ góc độ quản lý lợi suất, cả 2.5D lẫn 3D đều không kém hơn một cách tự nhiên. Thách thức này mở rộng ở số lượng chiplet, độ phức tạp giao diện và độ trưởng thành của quy trình, chứ không phải ở phân khúc đóng gói.
Chi phí: Tại sao cả hai phương pháp đều không rẻ
Bao bì nâng cao rất tốn kém, và cấu trúc chi phí phụ thuộc vào từng triển khai cụ thể.
Chi phí đóng gói 2.5D được chi phối bởi:
- Chế tạo bộ trung gian (bộ trung gian silicon cho các gói lớn, hiệu suất cao có thể có giá hàng trăm đô la)
- Tạo khối vi mô và gắn khuôn
- Độ phức tạp của nền tảng và lắp ráp
- Kiểm tra và mất năng suất
Chi phí đóng gói 3D được chi phối bởi:
- Làm mỏng và xử lý khuôn
- Kết dính góc mịn (dụng cụ kết dính lai và điều khiển quy trình)
- Thành lập TSV (nếu cần)
- Quản lý nhiệt (bộ tản nhiệt đắt tiền hơn, buồng hơi hoặc làm mát bằng chất lỏng)
- Kiểm tra và mất năng suất
Đối với một bộ tăng tốc AI có khối lượng lớn với bốn ngăn xếp HBM, một bộ trung gian silicon lớn có thể tăng giá từ 50-150 đô la vào chi phí gói, nhưng hệ thống hoạt động vì bộ trung gian cho phép băng thông và dung lượng bộ nhớ mà sản phẩm yêu cầu. Đối với một SoC di động nhỏ gọn, một ngăn xếp 3D nhỏ hơn có thể có chi phí thấp hơn so với việc phân bổ cùng chức năng trên một gói 2.5D lớn hơn.
Câu hỏi kinh tế không phải là "bao bì nào rẻ hơn" mà là "bao bì nào cung cấp hiệu suất yêu cầu với tổng chi phí hệ thống thấp nhất, bao gồm làm mát, diện tích ván và hiệu suất."
Ứng dụng thực tế: HBM, Chiplet và Tích hợp Lai
HBM (Bộ nhớ băng thông cao) là ví dụ rõ ràng nhất về sự kết hợp giữa đóng gói 2.5D và 3D. Thiết bị HBM là một chồng dọc các die DRAM kết nối với TSV - đây là tích hợp 3D bên trong chính bộ nhớ. Ở cấp độ gói, các ngăn xếp HBM được đặt cạnh bộ xử lý và kết nối thông qua bộ trung gian 2.5D. Do đó, một gói duy nhất sử dụng xếp chồng 3D bên trong bộ nhớ và tích hợp 2.5D ở cấp hệ thống.
Kiến trúc này chiếm ưu thế trong các bộ tăng tốc AI và GPU hiệu năng cao vì:
- Bộ xử lý cần giao diện rộng, song song với nhiều ngăn xếp bộ nhớ (một GPU có thể kết nối với 4-8 ngăn xếp HBM).
- Giữ bộ xử lý và bộ nhớ ở vị trí ngang cung cấp quản lý nhiệt tốt hơn so với việc xếp chồng logic và bộ nhớ công suất cao theo chiều dọc.
- Bộ trung gian có thể định tuyến hàng nghìn kết nối với mật độ cao mà không cần tích hợp theo chiều dọc toàn bộ hệ thống.
Bộ xử lý dựa trên chiplet cũng dựa vào bao bì tiên tiến. Thay vì chế tạo một khuôn đơn khối lớn duy nhất, thiết kế được chia thành các khối tính toán, I/O, bộ điều khiển bộ nhớ và các khối chức năng khác, mỗi khối được sản xuất riêng biệt và kết nối lại trong gói. Tích hợp 2.5D kết nối các chiplet này theo chiều ngang, trong khi xếp chồng 3D có thể được sử dụng chọn lọc cho các lớp bộ nhớ đệm hoặc các lớp logic liên kết chặt chẽ.
Hệ thống mạng và I/O tốc độ cao sử dụng bao bì tiên tiến để tích hợp SerDes, logic chuyển mạch và PHY với sự kết nối chặt chẽ và tính toàn vẹn tín hiệu cần thiết cho làn 100G+.
Các hệ thống nhỏ gọn và di động có thể hưởng lợi từ tích hợp 3D khi diện tích bo mạch bị hạn chế và các linh kiện được xếp chồng không phải tất cả đều là các die công suất cao. Xếp chồng bộ nhớ lên bộ xử lý tiêu thụ điện năng thấp, hoặc tích hợp các chip RF và baseband theo chiều dọc, có thể giảm diện tích mà không gây ra vấn đề nhiệt.
Khi nào nên sử dụng bao bì 2.5D
Sử dụng bao bì 2.5D khi:
- Hệ thống bao gồm HBM hoặc bộ nhớ băng thông cao khác cần giao diện rộng với một hoặc nhiều bộ xử lý.
- Nhiều chiplet cần giao tiếp với băng thông cao, nhưng xếp chồng chúng theo chiều dọc sẽ gây ra vấn đề nhiệt.
- Các khuôn lớn, và việc bố trí chúng theo chiều ngang không tạo ra kích thước bao bì không chấp nhận được.
- Quản lý nhiệt là ưu tiên, và mỗi khuôn công suất cao cần có đường dẫn trực tiếp đến giải pháp làm mát.
- Các quy trình sản xuất cho interposer, cấu trúc RDL hoặc cầu đã có sẵn và đã hoàn thiện.
2.5D là lựa chọn mặc định cho hầu hết các bộ tăng tốc AI và GPU dựa trên HBM vì nó giải quyết đồng thời các vấn đề băng thông và nhiệt.
Khi nào nên sử dụng bao bì 3D
Sử dụng bao bì 3D khi:
- Hệ thống yêu cầu mật độ kết nối cực cao giữa hai die liên kết chặt chẽ (ví dụ: tích hợp logic với logic hoặc xếp chồng bộ nhớ đệm).
- Kích thước gói hàng bị giới hạn chặt chẽ, và tích hợp theo chiều dọc giúp giảm kích thước cần thiết.
- Các khuôn xếp chồng có cấu trúc công suất bất đối xứng (ví dụ: bộ xử lý công suất cao với bộ nhớ hoặc logic tiết kiệm năng lượng), giảm lo ngại về nhiệt.
- Ứng dụng có thể biện minh cho chi phí và độ phức tạp tăng thêm của việc làm mỏng die, liên kết fine-pitch và quản lý nhiệt mạnh mẽ hơn.
Bao bì 3D hoạt động tốt nhất khi tích hợp theo chiều dọc mang lại lợi ích rõ ràng, cần thiết - dù là về mật độ, hiệu suất hay diện tích - mà tích hợp ngang không thể đạt được.
Bao bì lai: Kết hợp 2.5D và 3D
Các gói hiện đại ngày càng kết hợp tích hợp ngang và dọc. Một hệ thống có thể sử dụng xếp chồng 3D cho các die logic liên kết chặt chẽ trong khi kết nối các ngăn xếp đó với HBM, chiplet I/O và các thành phần khác sử dụng định tuyến interposer 2.5D.
Cách tiếp cận này sử dụng phương pháp tích hợp phù hợp cho từng giao diện. Các kết nối logic với logic có mật độ rất cao và độ trễ ngắn sử dụng liên kết dọc. Các giao diện bộ xử lý đến HBM cần kết nối rộng song song sử dụng định tuyến interposer ngang. Các chiplet I/O yêu cầu vị trí và định tuyến tín hiệu khác nhau vẫn nằm trên cùng một mặt phẳng ngang.
Do đó, câu hỏi về kiến trúc đang chuyển từ "2.5D hay 3D" sang "phần nào của hệ thống nên sử dụng tích hợp ngang, và phần nào nên sử dụng tích hợp dọc."
Cách chọn giữa bao bì 2.5D và 3D
Bắt đầu với yêu cầu băng thông và độ trễ. Xác định giao diện nào truyền nhiều dữ liệu nhất và kết nối nào cần đường truyền ngắn nhất. Lập bản đồ từng chiplet và yêu cầu giao tiếp của nó trước khi chọn kiến trúc tích hợp.
Đánh giá các ràng buộc nhiệt sớm. Nếu hệ thống bao gồm nhiều die công suất cao, hãy mô phỏng hành vi nhiệt trước khi cam kết xếp chồng 3D. Giới hạn nhiệt thường loại bỏ 3D như một lựa chọn trước khi chi phí hoặc hiệu suất trở thành yếu tố.
Kiểm tra giới hạn diện tích đóng gói và diện tích sử dụng. Nếu các khuôn cần thiết vừa vặn thoải mái trong bố trí ngang và khu vực bo mạch có sẵn, 2.5D sẽ tránh được sự phức tạp không cần thiết khi xếp chồng lên nhau. Nếu diện tích bị giới hạn chặt chẽ, 3D có thể mang lại lợi thế cần thiết.
Đánh giá năng lực sản xuất. Xác định các quy trình nào có sẵn và đã trưởng thành: kích thước bộ trung gian, mật độ RDL, công nghệ cầu, khoảng cách liên kết, khả năng TSV, giới hạn độ dày khuôn. Không phải mọi lựa chọn đóng gói đều có sẵn tại mọi xưởng đúc hoặc OSAT.
Lập kế hoạch cho hiệu suất và kiểm tra. Quyết định khi nào các khuôn riêng lẻ sẽ được kiểm tra và cách phát hiện lỗi. Việc kiểm tra xúc xắc đã biết còn tốt trở nên quan trọng khi số lượng chiplet và chi phí xúc xắc tăng lên. Đối với các ngăn xếp 3D, xác định xem truy cập kiểm tra sau khi liên kết có đủ hay cần cấu trúc kiểm thử tích hợp sẵn.
So sánh tổng chi phí hệ thống. Bao gồm chi phí khuôn, đóng gói, lắp ráp, thử nghiệm, tổn thất năng lượng dự kiến, giải pháp nhiệt và lợi ích về hiệu suất hoặc mật độ được cung cấp. Chi phí đóng gói cao hơn là hợp lý khi nó cho phép hiệu suất hệ thống tốt hơn, hiệu quả năng lượng hoặc tích hợp tốt hơn.
Quyết định không phải là nhị phân. Nhiều hệ thống sẽ sử dụng cả tích hợp 2.5D và 3D ở các phần khác nhau của cùng một gói dịch vụ.
Kết luận
Bao bì 2.5D vẫn là lựa chọn thực tế cho hầu hết các hệ thống dựa trên HBM vì nó cung cấp băng thông ngang cao với thiết kế nhiệt dễ quản lý. Bao bì 3D trở thành lựa chọn tốt hơn khi mật độ dọc và giảm diện tích kích thước phù hợp với độ phức tạp tăng thêm, hoặc khi các khuôn cụ thể được hưởng lợi từ mối liên kết thẳng đứng cực kỳ chặt chẽ. Không có cách nào vượt trội tuyệt đối - lựa chọn đúng phụ thuộc vào băng thông, công suất, giới hạn nhiệt, diện tích đóng gói, khả năng sản xuất, hiệu suất và chi phí. Khi mật độ tích hợp tiếp tục tăng, các gói lai kết hợp phương pháp 2.5D và 3D ngày càng phổ biến, cho phép mỗi giao diện sử dụng kiến trúc phù hợp nhất.
Câu hỏi thường gặp [FAQ]
Q1. Sự khác biệt cấu trúc chính giữa bao bì 2.5D và 3D là gì?
Bao bì 2.5D đặt các khuôn cạnh nhau và kết nối chúng thông qua bộ giữa, cấu trúc RDL hoặc cầu. Các chồng bao bì 3D được đóng theo phương thẳng đứng và kết nối chúng bằng các gờ nhỏ hoặc kết dính lai.
Câu hỏi 2. Có phải tất cả các gói 2.5D đều sử dụng bộ trung gian silicon không?
Không. Một số gói 2.5D sử dụng bộ trung gian RDL, thay thế silicon bằng định tuyến polymer và đồng. Những người khác sử dụng cầu silicon - các dải nhỏ nhúng với định tuyến dày đặc - thay vì một bộ interposer hoàn chỉnh.
Câu hỏi 3. Có phải tất cả các gói 3D đều cần TSV không?
Không. TSV được sử dụng khi các kết nối phải đi thẳng đứng qua silicon, nhưng không phải gói 3D nào cũng cần chúng. Một số thiết kế sử dụng liên kết mặt đối mặt và định tuyến các kết nối ngang bên trong mỗi khuôn trước khi đến giao diện thẳng đứng.
Câu hỏi 4. Tại sao quản lý nhiệt lại khó khăn hơn trong bao bì 3D?
Khuôn chủ động xếp chồng theo chiều dọc giúp tập trung nhiệt trong một thể tích nhỏ hơn. Các khuôn bên trong nằm xa bề mặt làm mát hơn, và nhiệt phải đi qua các lớp liên kết và đôi khi các khuôn hoạt động khác trước khi đến bộ tản nhiệt, làm tăng điện trở nhiệt.
Câu hỏi 5. HBM được xem là bao bì 2.5D hay 3D?
HBM là 3D bên trong - các die bộ nhớ được xếp chồng dọc với TSV. Ở cấp độ hệ thống, các ngăn xếp HBM được đặt cạnh các bộ xử lý và kết nối qua định tuyến interposer 2.5D. Một gói duy nhất kết hợp cả hai phương pháp tích hợp.
Câu hỏi 6. Phương pháp đóng gói nào tốt hơn cho điện toán hiệu năng cao?
Cả hai đều không tốt hơn cho tất cả. 2.5D thường được ưu tiên cho các hệ thống dựa trên HBM vì nó cung cấp giao diện bộ nhớ rộng với quản lý nhiệt tốt hơn. 3D hữu ích khi mật độ kết nối cực cao hoặc diện tích nhỏ biện minh cho sự phức tạp về nhiệt và sản xuất tăng thêm. Nhiều hệ thống tiên tiến hiện nay sử dụng cả hai.
